通信世界网消息（CWW）据外媒报道，法国研究实验室 CEA-Leti 和英特尔优化了一种混合直接键合、自组装工艺，该工艺可以促进芯片对晶圆 (D2W) 键合的使用。
该技术可以通过使用水滴来对齐目标晶圆上的裸片，从而提高对齐精度并提高每小时数千裸片的制造吞吐量。
D2W 混合键合工艺被视为在晶圆基板上结合内存、HPC 和光子小芯片必不可少的工艺，但它比晶圆对晶圆键合复杂得多，对准精度较低，芯片组装吞吐量也较低。
CEA-Leti 多年来一直在开发一种自组装方法，目标是大幅提高吞吐量和贴装精度。
CEA-Leti 的 3D 集成项目经理 Emilie Bourjot 说：“采用 D2W 自组装的商业规模吞吐量提出了与芯片处理相关的两个主要挑战。” “如果将自组装过程与取放工具相结合，则可以通过减少对齐时间来提高产量，因为精细对齐是由液滴完成的。当自组装与集体模具处理解决方案相结合时，由于所有模具同时粘合在一起，而在工艺流程中的任何时候都没有任何高精度放置，因此产量会增加。”
工艺优化也是提高工艺成熟度和针对工业要求的工作的重要组成部分。“有了这样的对齐和吞吐量性能，这绝对是一个有希望的步骤，将物理学的魔力和一滴水结合起来，”Bourjot 说。
本周在 2022 年电子元件和技术会议 (ECTC) 上发表的一篇论文描述了使用毛细力的技术，毛细力源于表面最小化原理，并在液体的情况下通过表面张力施加。
从宏观的角度来看，液体倾向于使其液/气界面最小化，以达到能量最小化的平衡状态。这种机制允许芯片在其键合位置上自对准。选择作为重新排列矢量的液体必须具有高表面张力，并且必须与直接键合兼容。大多数液体的表面张力在 20 到 50 mN/m 之间，但水的表面张力为 72.1 mN/m，这使其成为使用亲水键的自组装过程的绝佳候选者，其中水已经是关键机制参数。
CEA-Leti 内部开发了一个 D2W 系统，该系统在各种芯片尺寸（8×8 mm²、2.7×2.7 mm2、1.3×11.8 mm2 和 2.2×11.8 mm2）下显示出平均偏差低于 150 nm。相比之下，取放工具后键合的 1µm 对准和 700nm 的最佳情况，而自对准工艺提供低于 500nm 甚至小于 200nm 的对准后键合。
“由于不存在用于自组装方法的工业工具，该团队制造了自己的实验室工作台，以实现集体自组装。低再现性、手动工艺控制仍然实现了 500nm 及以下的对准，这强烈表明专用于该工艺的工业工具将提供更高的再现性、稳健性和精度，”CEA-Leti 说。
该论文的目的是鼓励装配设备制造商采用该技术。研究人员说：“自组装的许多方面仍然需要探索，只有当工具供应商开发（一种）适应性工具来自动化这一过程时，才有可能取得巨大的进步。”
