CXL联盟发布Compute Express Link 3.0

作者:王鹤迦 责任编辑:王鹤迦 2022.08.03 15:32 来源:通信世界全媒体

通信世界网消息(CWW)近日,据外媒报道,CXL 联盟已发布其 Compute eXpress Link (CXL) 规范的 3.0 版,以在整个行业的支持下将数据中心内存系统的带宽翻倍。

CXL 3.0 使用最新版本的 PCI Express PCIe 6.0,将数据速率翻倍至 64GT/s,与 CXL 2.0 相比没有增加延迟,并增加了点对点内存互连。验证 IP 已由Avery Design Systems推出,而 Synopsys 和 Cadence Design Systems 拥有支持新规范的控制器 IP。这允许将内存组合轻松添加到数据中心服务器,以支持机器学习 (ML) 和人工智能 (AI) 增加的内存需求,以及 CPU、GPU 和专用 AI 加速器芯片的组合。

ARM、英特尔、Marvell、Rambus 和三星电子以及内存制造商 SK hynix 和 Micron 以及测试设备制造商 Teledyne LeCroy 也在支持该技术。

CXL作为一种开放性的互联协议,能够让CPU与GPU、FPGA或其他加速器之间实现高速高效的互联,满足现今高性能异构计算的要求,并且提供更高的带宽及更好的内存一致性。

在CXL 3.0规范中,引入了结构功能和管理、改进的内存池、增强的一致性以及对等通信;数据传输速率翻倍提升至64 GT/s,且与CXL 2.0相比并没有增加延迟;同时向后兼容CXL 2.0、CXL 1.1和CXL 1.0版规范。

“CXL 3.0 规范的新功能解决了需要更高带宽、可扩展性和安全性的高性能计算应用程序中的数据密集型工作负载。作为 CXL 联盟的积极贡献者,Synopsys 已经让领先的客户能够集成符合标准的 Synopsys CXL 3.0 PHY、控制器、IDE 安全模块和验证 IP,帮助他们尽早开始其先进的芯片设计,”新思科技解决方案集团营销与战略高级副总裁 John Koeter表示。

“现代数据中心需要异构和可组合的架构来支持人工智能和机器学习等应用程序的计算密集型工作负载——我们将继续发展 CXL 技术以满足行业需求,”CXL 联盟主席 Siamak Tavallaei 说。“由我们专门的技术工作组成员开发,CXL 3.0 规范将在可组合的分解基础设施中启用新的使用模型。”

通信世界网版权及免责声明:
1、凡本网注明“来源:通信世界全媒体”及标有原创的所有作品,版权均属于通信世界网。未经允许禁止转载、摘编及镜像,违者必究。对于经过授权可以转载我方内容的单位,也必须保持转载文章、图像、音视频的完整性,并完整标注作者信息和本站来源。
2、凡本网注明“来源:XXX(非通信世界网)”的作品,均转载自其它媒体,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。
3、如因作品内容、版权和其它问题需要同本网联系的,请在相关作品刊发之日起30日内进行。
发表评论请先登录
...
热点文章
    暂无内容